福建师范大学《计算机组成原理》期末复习资料【标准答案

福建师范大学网络教育学院
《计算机组成原理》复习资料
一、单项选择题
1、现代计算机的运算器一般通过总线结构来组织，在下面的总线结构运算器中，单总线结构的操作速度最慢，而（    ）的操作速度最快。
A．双总线结构              B．多总线结构
C．单总线结构              D．三总线结构
2、微型计算机的分类通常以微处理器的（    ）来划分。
A．芯片名                  B．寄存器数目
C．字长                    D．规格                
3、将有关数据加以分类、统计、分析，以取得有价值的信息，我们称其为（    ）。
A．数据处理                B．辅助设计
C．实时控制                D．数值计算
4、虚拟存储器是建立在多层次存储结构上，用来解决（    ）的问题。
A．存储                    B．外存
C．主存容量不足            D．外存容量不足
5、微程序放在（    ）中。
A．RAM                   B．控制存储器
C．指令寄存器              D．内存储器
6、冯．诺依曼机工作方式的基本特点是（    ）
A．按地址访问并顺序执行指令      B．堆栈操作
C．选择存储器地址                D．按寄存器方式工作
7、D/A转换器是（    ）

• 把计算机输出的模拟量转为数字量
• 把模拟量转为数字量，把数字量输入到计算机
• 把数字量转为模拟量，把转化结果输入到计算机

把计算机输出的数字量转为模拟量
8、浮点数的表示范围和精度取决于（    ）

• 阶码的位数和尾数的位数 
• 阶码的位数和尾数采用的编码
• 阶码采用的编码和尾数采用的编码

D. 阶码采用的编码和尾数的位数
9、ASCII码是对（    ）进行编码的一种方案。
A．字符                    B．声音
C．图标                    D．汉字
10、ALU属于（    ）部件。
A．运算器                  B．控制器
C．存储器                  D．寄存器
11、字长16位，用定点补码小数表示时，一个字所能表示的范围是（    ）
A．-1~（1-2^-15）             B．0~（1-2^-15）
C．-1~+1                    D．-（1-2^-15）~（1-2^-15）
12、微程序入口地址是（    ）根据指令的操作码产生的。
A．计数器                  B．译码器
C．计时器                  D．判断逻辑矩阵
13、计算机中表示地址时使用（    ）
A．原码                    B．补码
C．反码                    D．无符号数
 
二、改错题（针对各小题的题意，改正其结论中错误或补充其不足。）

1. 程序计数器PC用来指示从外存中取指令。
2. 加法器是构成运算器的基本部件，为提高运算速度，运算器一般采用串行加法器。
3. 为了保证中断服务程序执行完毕以后，能正确返回到被中断的断点继续执行程序，不用进行现场保护操作。
4. 程序计数器PC用来指示从外存中取指令。
5. 加法器是构成运算器的基本部件，为提高运算速度，运算器一般采用串行加法器。
6. 动态RAM和静态RAM都不是易失性半导体存储器

三、名词解释
1、溢出
2、Cache
3、RISC
4、存取周期
5、堆栈
6、总线接口
7、统一编址
 
四、简答题
1、、试比较基址寻址和变址寻址。
2、简述主存和辅存的区别。
3、什么是指令周期、机器周期和时钟周期？三者有何关系？
4、比较同步通信和异步通信。
5、微指令的操作控制有几种编码方式，各有何特点？哪一种控制速度最快？
6、什么是总线？总线传输有何特点？
7、说明存取周期和存取时间的区别。
8、什么是存储器的带宽？若存储器的数据总线宽度为32位，存取周期为200ns，则存储器的带宽是多少？
9、试比较静态RAM和动态RAM。
10、什么是“程序访问的局部性”？存储系统中哪一级采用了程序访问的局部性原理？
11、简要说明提高访存速度可采取哪些措施？
12、简述I/O接口的功能和基本组成。
13、DMA方式有何特点？什么样的I/O设备与主机交换信息时采用DMA方式，举例说明。
14、试比较基址寻址和变址寻址。
15、什么是中断？设计中断时需考虑哪些问题？
16、中断处理过程“保护现场”需完成哪些任务？如何实现？
 
五、计算题
1. 设机器字长为8位（含1位符号位），用补码运算规则计算：
　 A=11/64，B=-15/32，求A+B
2. 设机器字长为8位（含1位符号位），用补码运算规则计算：
　 A=19/32，B=-17/128，求A-B
3. 设机器数字长为8位（含1位符号位在内），写出对应下列各真值的原码、补码和反码。
　　 -13/64，29/128
4. 设机器字长为8位（含1位符号位），用补码运算规则计算下列各题。
　　（1）A=9/64，B=-13/32，求A+B；
    （2）A=19/32，B=-17/128，求A-B；
 
六、设计题

1. 已知指令字长为16位，每个地址码为4位，采用扩展操作码的方式，设计15条三地址指令、15条二地址指令、15条一地址指令、16条零地址指令，请写出该指令系统的操作码的设计方案。
2. 有五个中断源L₀、L₁、L₂、L₃、L₄，按中断响应的优先次序由高向低排序为L₀→L₁→L₂→L₃→L₄，现要求中断处理次序为L₁→L₄→L₀→L₃→L₂，根据下示格式，请写出各中断源的屏蔽字。

 
3. 有五个中断源L₀、L₁、L₂、L₃、L₄，按中断响应的优先次序由高向低排序为L₀→L₁→L₂→L₃→L₄，现要求中断处理次序为L₁→L₃→L₂→L₀→L₄，根据下示格式，请写出各中断源的屏蔽字。

 
 
福建师范大学网络教育学院
《计算机组成原理》复习资料参考答案
本试题答案仅供练习和提供解题思路使用，在正式答题时学生务必要有自己的见解和观点，不可照抄。否则按0分处理
一、单项选择题
1、B  2、D  3、A  4、C  5、B  6、A  7、D
8. A    9.A    10. A   11. A   12.B  13.D
二、改错题（针对各小题的题意，改正其结论中错误或补充其不足。）

1. 程序计数器PC用来指示从外存中取指令。

错。程序计数器PC用来指示现行指令的地址。

1. 加法器是构成运算器的基本部件，为提高运算速度，运算器一般采用串行加法器。

错。加法器是构成运算器的基本部件，为提高运算速度，运算器一般采用并行加法器。

1. 为了保证中断服务程序执行完毕以后，能正确返回到被中断的断点继续执行程序，不用进行现场保护操作。

错。为了保证中断服务程序执行完毕以后，能正确返回到被中断的断点继续执行程序，需要进行现场保护操作。

1. 程序计数器PC用来指示从外存中取指令。

错。程序计数器PC用来指示现行指令的地址。

1. 加法器是构成运算器的基本部件，为提高运算速度，运算器一般采用串行加法器。

错。加法器是构成运算器的基本部件，为提高运算速度，运算器一般采用并行加法器。

1. 动态RAM和静态RAM都不是易失性半导体存储器。

错。动态RAM和静态RAM都是易失性半导体存储器。
 
三、名词解释
1、溢出
答：在计算机中，运算器运算的结果超出机器所能表示的数的范围的现象，叫溢出。
2、Cache
答：高速缓冲存储器，用来解决CPU与主存之间速度不匹配的矛盾。
3、RISC
答：RISC是精简指令系统计算机 。RISC技术是用20％的简单指令的组合来实现不常用的80%的那些指令功能。
4、存取周期
答：存取周期是指存储器进行连续两次独立的存储器操作(如连续两次读操作)所需的最小间隔时间，通常存取周期大于存取时间。
5、规格化
答：尾数最高位为1的浮点数称作规格化数。将非规格化数转换成规格化数的过程叫做规格化。
6、堆栈
答：堆栈是主存中的一段连续的存储区域，只有一个数据出入口，具有先进后出的特点。
7．总线接口
总线是连接计算机内部多个部件之间的信息传输线，是各部件共享的传输介质。
8．统一编址
统一编址就是将I/O地址看作是存储器地址的一部分。
 
四、简答题
1、试比较基址寻址和变址寻址。
答：基址寻址需设有基址寄存器BR，其操作数的有效地址EA等于指令字中的形式地址与基址寄存器中的内容(称作基地址)相加。即EA＝A+(BR)
    变址寻址有效地址EA等于指令字中的形式地址A与变址寄存器IX的内容相加之和。即EA＝A+(IX)
变址寻址与基址寻址的有效地址形成过程极为相似。
两者的不同：
    基址寻址主要用于为程序或数据分配存储空间，故基址寄存器的内容通常由操作系统或管理程序确定，而指令字中的A是可变的。
在变址寻址中，变址寄存器的内容是由用户设定的，在程序执行过程中其值可变，而指令字中的A是不可变的。 变址寻址主要用于处理数组问题，在数组处理过程中，可设定A为数组的首地址， 不断改变变址寄存器IX的内容，便可很容易形成数组中任一数据的地址，特别适合编制循环程序。
2、简述主存和辅存的区别。
答；主存容量小，存取信息的速度快，可以直接与CPU进行数据交换，辅存容量大，存取信息速度慢，不能直接与CPU进行信息交换。
3、什么是指令周期、机器周期和时钟周期？三者有何关系？
答：指令周期是指取指令、取操作数地址(当间接寻址时)以及进入中断周期由中断隐指令完成的一系列操作。
机器周期是指通常以访问一次存储器的时间。
时钟周期是指在每个节拍内机器可完成一个或几个需同时执行的操作。
关系：一个指令周期包含若干个机器周期，一个机器周期又包含若干个时钟周期(节拍)，每个指令周期内的机器周期数可以不等，每个机器周期内的节拍数也可以不等。
4、比较同步通信和异步通信。
答：通信双方由统一时标控制数据传送称为同步通信。时标通常由”，必须在限定时间内完成规定的要求。并且对所有从模块都用同一限时，这就势必造成对各不相同速度的部件而言，必须按最慢速度部件来设计公共时钟，严重影响总线的工作效率，也给设计带来了局限性，缺乏灵活性。而异步通信克服了同步通信的缺点，允许各模块速度的不一致性，给设计者充分的灵活性和选择余地。它没有公共的时钟标准；不要求所有部件严格的统一动作时间，而是采用应答方式(Request)信号时，一直等待从模块反馈回来(即握手交互信号线<span style="font-size:12.0pt;font-family:&quot;Times New Roman" ",serif;="" mso-bidi-font-family:宋体;color:black'="">Handshaking)。
5、微指令的操作控制有几种编码方式，各有何特点？哪一种控制速度最快？
答：微指令的编码方式又叫微指令的控制方式，它是指如何对微指令的控制字段进行编码，以形成控制信号。微指令的操作控制有三中编码。（1）直接控制法，其控制简单，不需加微命令译码器，缺点是微命令太多，微指令字长过长（2）字段编码法，包含直接和间接两种方式，缩短了微指令的长度，但使微程序的速度减慢。（3）混合控制法，使用直接控制法和字段编码法混合使用，以便能综合考虑微指令的字、灵活性和执行微程序的速度等方面的要求。
6、什么是总线？总线传输有何特点？
答：总线是连接计算机内部多个部件之间的信息传输线，是各部件共享的传输介质。
总线是由许多传输线或通路组成，每条线可传输一位二进制代码，一串二进制代码可在一段时间内逐一传输完成。若干条传输线可以同时传输若干位二进制代码。多个部件和总线相连，在某一时刻，只允许有一个部件向总线发送信号，而多个部件可以同时从总线上接收相同的信息。
7、说明存取周期和存取时间的区别。
答：存取时间又叫存储器的访问时间，它是指启动一次存储器操作(读或写)到完成该操作所需的全部时间。
存取周期是指存储器进行连续两次独立的存储器操作(如连续两次读操作)所需的最小间隔时间，通常存取周期大于存取时间。
8、什么是存储器的带宽？若存储器的数据总线宽度为32位，存取周期为200ns，则存储器的带宽是多少？
答：存储器的带宽表示每秒从存储器进出信息的最大数量，单位可用字/秒或字节/秒或位/秒表示。
带宽是32/200ns=160M位/秒
9、试比较静态RAM和动态RAM。
答：①在同样大小的芯片中，动态RAM的集成度远高于静态RAM，如动态RAM的基本单元电路为一个MOS管，静态RAM的基本单元电路为6个MOS管；②动态RAM行、列地址按先后顺序输送，减少了芯片引脚，封装尺寸也减少；③动态RAM的功耗仅为静态RAM的1/6；④动态RAM的价格仅为静态RAM的1/4。动态RAM也有缺点：①由于使用动态元件(电容)，因此它的速度比静态RAM低；②动态RAM需要再生，故需配置再生电路，也需要消耗一部分功率。
10、什么是“程序访问的局部性”？存储系统中哪一级采用了程序访问的局部性原理？
答：由于指令和数据在主存内都是连续存放的，并且有些指令和数据往往会被多次调用(如子程序循环程序和一些常数)，也即指令和数据在主存的地址分布不是随机的，而是相对的簇聚，使得CPU在执行程序时，访存具有相对的局部性。
存储系统中Cache（高速缓存）就是应用程序访问局部性原理。
11、简要说明提高访存速度可采取哪些措施？
答：随着计算机应用领域的不断扩大，处理的信息量也越来越多，对存储器的工作速度和容量要求越来越高。此外，因CPU的功能不断增强，I/O设备的数量不断增多，致使主存的存取速度已成为计算机系统的瓶颈。可见，提高访存速度也成为迫不及持的任务。为了解决此问题，除了寻找高速元件和采用层次结构以外，调整主存的结构也可提高访存速度。主存结构可采用以下方法：（1）采用单体多字系统；（2）采用多体并行系统。
12、简述I/O接口的功能和基本组成。
答：I/O接口的功能
（1）设备寻址，便宜CPU查询高备
（2）传送命令的功能
（3）传送数据的功能
（4）可反映设备当前的工作状态
I/O接口一般有设备选择电路，命令寄存器和命令译码器，数据缓冲寄存器，中断请求触发器INTR，屏蔽触发器MASK组成
13、DMA方式有何特点？什么样的I/O设备与主机交换信息时采用DMA方式，举例说明。
答：由于主存和DMA接口之间有一条数据通路， 因此主存和设备交换信息时，不通过CPU，也不需要CPU暂停现行程序为设备服务，省去了保护现场和恢复现场，因此工作速度比程序中断方式高。
  这一特点特别适合于高速I/O或辅存与主存之间的信息交换。
    例如磁盘与主机之间进行信息交换可采用DMA方式.
14、试比较基址寻址和变址寻址。
答：基址寻址需设有基址寄存器BR，其操作数的有效地址EA等于指令字中的形式地址与基址寄存器中的内容(称作基地址)相加。即EA＝A+(BR)
    变址寻址有效地址EA等于指令字中的形式地址A与变址寄存器IX的内容相加之和。即EA＝A+(IX)
变址寻址与基址寻址的有效地址形成过程极为相似。
两者的不同：
    基址寻址主要用于为程序或数据分配存储空间，故基址寄存器的内容通常由操作系统或管理程序确定，而指令字中的A是可变的。
    在变址寻址中，变址寄存器的内容是由用户设定的，在程序执行过程中其值可变，而指令字中的A是不可变的。 变址寻址主要用于处理数组问题，在数组处理过程中，可设定A为数组的首地址， 不断改变变址寄存器IX的内容，便可很容易形成数组中任一数据的地址，特别适合编制循环程序。
15、什么是中断？设计中断时需考虑哪些问题？
答：中断是在微处理器执行现行程序的过程中，发生随机事件或特殊请求时，即中止现行程序，待处理完毕后，再返回被中止的程序继续执行，这个过程称为中断。
设计中断时需要考虑以下问题：
①各中断源如何向CPU提出中断请求；
②当多个中断源同时提出中断请求时，中断系统如何确定优先响应哪个中断源的请求；
③CPU在什么条件、什么时候、以什么方式来响应中断；
④CPU响应中断后如何保护现场；
⑤CPU响应中断后，如何停止原程序的执行而转入中断服务程序的入口地址；
⑥中断处理结束后，CPU如何恢复现场，如何返回到原程序的间断处；
⑦在中断处理过程中又出现了新的中断请求，CPU该如何处理。
 16、中断处理过程“保护现场”需完成哪些任务？如何实现？
答：保护现场应该包括保护程序断点和保护CPU内部各寄存器内容的现场两个方面。程序断点的现场由中断隐指令完成，各寄存器的内容可在中断服务程序中由用户(或系统)用机器指令编程实现。
 
五、计算题
1. 设机器字长为8位（含1位符号位），用补码运算规则计算：
　 A=11/64，B=-15/32，求A+B
解:   A=0.0010110    B=-0.0111100
     [A]补=0.0010110   [B]补=1.1000100
        [A+B]补=0.0010010+1.1001100=1.1011010
        A+B=-0.0100110
2. 设机器字长为8位（含1位符号位），用补码运算规则计算：
　 A=19/32，B=-17/128，求A-B
解:  A=0.1001100  B=-0.0010001
   [A]补=0.1001100 [B]补=1.1101111 [-B]补=0.0010001
 [A-B]补=0.1001100+0.0010001=0.1011101
     A-B=0.1011101
3、设机器数字长为8位（含1位符号位在内），写出对应下列各真值的原码、补码和反码。
　　 -13/64，29/128
答： -13/64的二进制数形式为: -0.0011010
    则[-13/64]原=1.0011010
    [-13/64]补=1.1100110
    [-13/64]反=1.1100101
4、设机器字长为8位（含1位符号位），用补码运算规则计算下列各题。
　　（1）A=9/64，B=-13/32，求A+B；
    （2）A=19/32，B=-17/128，求A-B；
答：（1）A=9/64，B=-13/32，求A+B；
解:   A=0.0010010    B=-0.0110100
     [A]补=0.0010010   [B]补=1.1001100
     [A+B]补=0.0010010+1.1001100=1.1011110
     A+B=-0.0100010
   （2）A=19/32，B=-17/128，求A-B
解:  A=0.1001100  B=-0.0010001
    [A]补=0.1001100 [B]补=1.1101111 [-B]补=0.0010001
    [A-B]补=0.1001100+0.0010001=0.1011101
    A-B=0.1011101
 
六、设计题

1. 已知指令字长为16位，每个地址码为4位，采用扩展操作码的方式，设计15条三地址指令、15条二地址指令、15条一地址指令、16条零地址指令，请写出该指令系统的操作码的设计方案。

四位操作码  0000         A₁                 A₂                   A₃
                  0001         A₁                 A₂                   A₃
15条三地址指令
                    ∶          ∶             ∶              ∶
             1110          A₁                  A₂                  A₃
八位操作码  1111        0000                 A₂                  A₃
            1111        0001                A₂                  A₃    
15条二地址指令
                    ∶          ∶             ∶            ∶
             1111        1110                A₂                  A₃
十二位操作码1111        1111               0000                A₃
                   1111        1111               0001                A₃   
15条一地址指令
                    ∶          ∶             ∶            ∶
              1111        1111              1110                A₃
十六位操作码1111       1111               1111                0000
                   1111       1111              1111                0001
16条零地址指令
                    ∶          ∶             ∶            ∶
              1111       1111                1111                1111

1. 有五个中断源L₀、L₁、L₂、L₃、L₄，按中断响应的优先次序由高向低排序为L₀→L₁→L₂→L₃→L₄，现要求中断处理次序为L₁→L₄→L₀→L₃→L₂，根据下示格式，请写出各中断源的屏蔽字。

 
3、有五个中断源L₀、L₁、L₂、L₃、L₄，按中断响应的优先次序由高向低排序为L₀→L₁→L₂→L₃→L₄，现要求中断处理次序为L₁→L₃→L₂→L₀→L₄，根据下示格式，请写出各中断源的屏蔽字。